[초점] 삼성·TSMC·인텔, '3나노 이하' 공정 세계 첫 경쟁 불붙었다

[아이뉴스24 민혜정 기자] 내년부터 반도체 위탁생산(파운드리) 업체들이 3나노미터(nm) 이하 공정에서 본격적인 경쟁에 돌입한다. TSMC가 내년 7월 3나노 공정을 도입한다는 관측이 나오는 상황에서 삼성전자가 내년 상반기 이를 도입한다는 계획을 밝히면서 세계 '최초' 경쟁에 불이 붙었다.

2나노 경쟁도 이르면 2024년부터 개막할 전망이다. TSMC가 2024년 2나노 공정 반도체 양산을 준비 중이며, 인텔도 같은해 2나노를 도입할 계획이다. 삼성전자는 2025년 2나노 공정 도입 계획을 밝혔다.

삼성전자는 7일 열린 '삼성 파운드리 포럼 2021'에서 게이트올어라운드(GAA) 기술 기반의 3나노 공정 반도체를 내년 상반기에 양산한다고 밝혔다. 2023년에는 3나노 2세대, 2025년에는 GAA가 적용된 2나노 공정 반도체를 양산할 예정이다.

반도체 업계에서는 더 미세한 공정 기술을 확보하기 위한 경쟁의 치열하다. 같은 크기의 칩이라도 회로가 더 미세할수록 더 많은 트랜지스터를 넣어 성능을 높일 수 있고 전력 소모량은 적어 발열도 줄일 수 있기 때문이다.

◆ 삼성전자, GAA로 승부수

삼성전자는 3나노 공정부터 GAA 기술로 승부수를 띄운다. GAA는 기존 핀펫(FinFET) 기술보다 전력 효율을 높일 수 있는 기술이다. 삼성은 이를 TSMC보다 앞서 적용한다는 계획이다.

삼성전자의 독자적인 GAA 기술인 MBCFET(Multi Bridge Channel FET) 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능은 30% 향상되며 전력소모는 50%, 면적은 35% 감소될 것으로 예상된다.

GAA는 기존 핀펫 기술보다 전력 효율을 높일 수 있는 기술이다. 반도체의 구성을 이루는 트랜지스터는 전류가 흐르는 채널과 채널을 제어하는 게이트로 구분되는데, GAA는 채널의 4면을 게이트가 둘러싸고 있다. 트랜지스터는 게이트와 채널의 접촉면이 많을수록 전류 흐름을 세밀하게 제어할 수 있다.

GAA는 반도체의 전류 흐름을 세밀하게 제어하는 등 채널 조정 능력이 높아지는 효과를 볼 수 있다. 게이트와 채널이 3면에서 맞닿아 있는 기존 핀펫 구조보다 GAA가 전력효율을 높일 수 있는 셈이다.

이같은 삼성의 발표는 TSMC와 3나노 경쟁에서 주도권 잡기 차원으로 볼 수 있다. 대만 현지 매체들은 TMSC가 내년 7월 세계 최초로 3나노 공정을 도입한다며 삼성을 도발해 왔는데 이번에 상반기로 양산 시기를 못박은 셈이다.

삼성전자는 TSMC와 점유율 격차를 좁히기 위해서도 3나노 공정에 사활을 걸어야 하는 상황이다.

시장조사업체 트렌드포스에 따르면 2분기 파운드리 시장 점유율은 1위 TSMC가 52.9%로 압도적인 점유율을 기록하고 있는 가운데 삼성전자(17.3%), UMC(7.1%), 글로벌파운드리가 그 뒤를 잇고 있다.

삼성전자 관계자는 "3나노 공정의 경우 안정적인 생산 수율을 확보하며 양산을 위한 준비가 이뤄졌다"고 말했다.

◆ 인텔도 가세하는 2나노 경쟁

이날 삼성전자는 2나노 반도체를 2025년 양산하겠다는 로드맵도 제시했다. TSMC는 2나노 공정을 2024년 도입한다는 관측이 나오고 있다.

올 초 파운드리 사업 재진출을 선언한 인텔도 2나노 경쟁에 가세한다. 인텔은 2나노 수준의 20A 공정을 2024년, 1.8나노 수준의 18A를 2025년 시작하는 게 목표다.

다만 5나노 이하 공정이 가능한 곳이 삼성전자와 TSMC 뿐이었다는 점에서 인텔이 4년내에 1.8나노 수준의 공정까지 성공한다는 건 무리라는 우려도 나온다.

이와 관련해 인텔 관계자는 "기술 검증을 한 후 로드맵을 공개한 것"이라며 "18A 공정은 개발이 이미 들어갔다"고 강조했다.